電機工程學系 ; 碩士 ; 在積體電路研究上，懸浮閘元件經常被用來製作非揮發性記憶體，如EPROM、快閃記憶體等。由於懸浮閘元件可相容於標準CMOS製程中，因此有許多研究將其做為設計類比電路時的一種方法。近年來，隨著製程技術的日益精進，懸浮閘元件製作上遇到許多的限制與困難。本論文針對一個可於0.18μm單層多晶矽CMOS製程中製作的懸浮閘元件進行研究開發，並將其實際應用於類比電路的設計。 本論文所製做的0.18μm懸浮閘元件，採用離子化熱電子注入做為寫入機制，FN 穿隧效應做為抹除機制。量測並討論其在不同偏壓下的寫入與抹除的操作特性，文中也提出元件耐久度與資料保久度等可靠度測試數據與推算。而為了能夠以SPICE模擬懸浮閘元件在電路操作時的特性，本論文也透過熱電子注入電流與FN穿隧電流模型的建立，提出此元件的等效電路模型，並驗證此模型的近似效果。 接著，針對Translinear電路在標準CMOS製程中製作的諸多限制，提出一個新的懸浮閘元件Translinear 電路設計方案，藉由改變電晶體的電壓電流轉換關係，減小Translinear電路在操作時的誤差；並以電流公式的推導與電路量測結果，驗證此方案的可行性。 最後，論文進一步將懸浮閘元件用於數位類比轉換器電路(DAC)的設計，透過類比記憶體電路自動對於懸浮閘進行電流寫入，並將懸浮閘電晶體所儲存的電流做為數位類比轉換器的電流源，此種設計方法可直接降低傳統DAC設計上元件不匹配的影響。另外一個優點為在實現二元權重電流數位類比轉換器時，當電流需要以2的N次方增加時，電流源電晶體(即懸浮閘記憶單元)仍只需要相同的尺寸即可，這將可大大的降低數位類比轉換器的面積。同樣以電路量測結果，驗證此設計並針對量測晶片時所碰到的問題進行討論與改進。