本論文使用3um LTPS TFT製程設計一個全數位式鎖相迴路，用來產生倍頻的時脈，本鎖相迴路的輸出頻率範圍是0.625MHz~12MHz，倍頻範圍是1~30倍，模擬結果時間解析度粗調是5.6ns，微調是0.25ns，而量測結果粗調的時間解析度為8ns。鎖相迴路在電路的應用上是一個重要的模組，近年來發展的潮流也是朝全數位化發展。全數位化的好處是電路對製程的變異性不敏感、電路更改製程容易等。 ; The thesis presents an all-digital phase-locked loop (ADPLL) as a clock generator implemented in 3um LTPS TFT process. The output frequency range of the ADPLL is from 0.625MHz to 12MHz, the multiplication factors of the reference clock are 1 to 30, and the time resolution of the coarse-tuning part of the DCO is 5.6 ns and that of the fine-tuning part is 0.25ns by simulation. The measuring result of the time resolution of course-tuning part is 8ns. PLL is an essential module in many applications, and the trend of development of PLL is toward all-digital realization. The nature of digital circuits has high immunity against process deviation and it is easy for circuits to be ported among different processes. ; 中文摘要 I bstract II目錄 VI 目錄 IX一章 簡介 1 _______________________________________________________________________________.1 低溫多晶矽薄膜電晶體介紹 1.2 全數位式鎖相迴路 2.3 動機 2.4 論文架構 3二章 低溫多晶矽薄膜電晶體 5_______________________________________________________________________________.1 低溫多晶矽薄膜電晶體介紹 5.2 電晶體特性曲線 6.3 電路設計考量 9.3.1 臨界電壓變異性( ) 9.3.2 自發熱效應(self-heating) 10三章 鎖相迴路介紹 11 _______________________________________________________________________________.1 類比式鎖相迴路 11 .2 數位控制式鎖相迴路 13.3 全數位式鎖相迴路 14 .4 鎖相迴路比較 18 四章 全數位式鎖相迴路架構 19_______________________________________________________________________________ .1 電路架構 19 .2 頻率及相位鎖定演算法 22.3 穩定度分析 23.4 頻率鎖定 24.5 相位鎖定 26.6 電路規格 27 .7 行為模擬 27五章 電路模組設計 31_______________________________________________________________________________ .1 數位控制震盪器 31.2 數位式相位頻率偵測器 36.3 計數器 37.4 正反器 38 .5 鎖定偵測器 42.6 Mask 44.7 增益控制器 45六章 量測結果及閉迴路模擬 47_______________________________________________________________________________ .1 數位控制震盪器量測結果 47.2 全數位式鎖相迴路模擬結果 53七章 結論及展望 58____________________________________________________________________________________.1 結論 58.2 未來展望 59考文獻 60 ; 學位:碩士 ; 學年度:97 ; 學號:R94943089 ; 電子工程學研究所 ; 電機資訊學院 ; 博碩士論文